Searching PAJ

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-038445

(43)Date of publication of application: 12.02.1999

(51)Int.CI.

GO2F 1/136 HO1L 29/786

HO1L 21/336

(21)Application number: 09-194330

(71)Applicant: NEC CORP

(22)Date of filing:

18.07.1997

(72)Inventor: WATANABE TAKAHIKO


SUKEGAWA OSAMU

(54) PRODUCTION OF THIN-FILM TRANSISTOR ARRAY SUBSTRATE

(57)Abstract:

PROBLEM TO BE SOLVED: To make the field—through voltage distribution in a display screen uniform without changing wiring materials, increasing the thickness of wiring layer films and expanding wiring widths by executing exposure offset in such a manner that the parasitic capacitance in thin-film transistor(TFT) parts is increased with every exposure part.

solution: A display section has the TFTs and pixel electrodes in the positions where gate signal wires and drain signal wires intersect. In the process for forming the TFTs within the exposure areas by a single mask, the offset is executed in the direction where the alignment offset is increased with every exposure in such a manner that the overlap quantity of the patterns of gate electrodes 21 and the patterns of source electrodes 23 is made larger the more distant from the gate signal input part side in the pattern exposure of the drain electrodes 22 of the TFTs. The parasitic capacitance between the electrodes 21/the source electrodes 23 is increased.



LEGAL STATUS

[Date of request for examination]

18.07.1997

[Date of sending the examiner's decision of

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

2985838

[Date of registration]

01.10.1999

[Number of appeal against examiner's decision

of rejection]

P.004/004

페이지 2 / 2

Searching PAJ

[Date of requesting appeal against examiner's decision of rejection] [Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開平11-38445

(43)公開日 平成11年(1999)2月12日

(51) Int.Cl. ⁶ G 0 2 F H 0 1 L	1/136 29/786	酸別記号 500	FI G02F 1/136 H01L 29/78	5 0 0 6 1 2 Z 6 2 7 C
	21/336			


審査請求 有 請求項の数2 OL (全 7 頁)

(21)出顧番号	特顯平9-194330	(71) 出願人	日本電気株式会社 東京都港区芝五丁目7番1号	
(22)出顧日	平成9年(1997)7月18日	(72)発明者		
		(72)発明者	助川 統 東京都港区芝五丁目7番1号 式会社内	日本電気株
		(74)代理人	弁理士 菅野 中	

(57)【要約】

【課題】 単一のマスクを使用し多数回露光することで 形成される大型液晶表示パネルにおいてフィードスルー 電圧成分を表示画面内で均 化して液晶表示装置の表示 焼き付き、シミ等の表示特性の低下問題を解決する。

【解決手段】 単一のマスクにおいて露光の継ぎ目部分で露光オフセットをかけることでTFT部分ゲートソース間容量を調整し、フィードスルーの画面内変化を少なくする。さらに露光マスクのレイアウトをゲートバルス入力部から離れるに従って、層間絶縁膜を介したゲート信号線・ストレージ線等と画素電極等のオーバーラップ部分面積を小さくしていくことでストレージ容量を小さくなるように変化させることでフィードスルー電圧の単一露光エリア内での変化を低減する。



19ゲート・ソース容量 20ゲート・ソース容量

【特許請求の範囲】

【請求項1】 単一マスクで分割露光を行なうことによ り、アレイパターンで形成される表示部を薄膜トランジ スタアレイ基板に形成する薄膜トランジスタアレイ基板 の製造方法であって、

前記表示部は、ゲート信号線とドレイン信号線との交差 位置に薄膜トランジスタと画素電極とを有するものであ

単一マスクによる露光エリア内に薄膜トランジスタを形 のパターン露光時に、ゲート電極のパターンとソース電 極のパターンとのオーバーラップ量がゲート信号入力部 側から離れるに従って大きくなるように露光毎にアライ メントオフセットを増加する方向にオフセットを行な い、ゲート電極/ソース電極間の寄生容量を増加させる ものであることを特徴とする薄膜トランジスタアレイ基 板の製造方法。

【請求項2】 前記画素電極とゲート信号線、もしくは 画素電極と独立した電位を与えられるように形成された バーラップ部に形成する補助容量の値を、ゲート信号入 力部側から離れるに従って段階的に小さくなるように単 一マスクの露光エリア内で変化させることを特徴とする 請求項1 に記載の薄膜トランジスタアレイ基板の製造方

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、薄膜トランジスタ*

$$V_{FD} = (C_{GS} \cdot \Delta V_{G}) / C_{LC} + C_{SC} + C_{GS}$$
 (1)

フィードスルー電圧 Ccs: TFTのゲート・ソース間の容量 液晶容量 C.c : Csc: ストレージ容量 ゲートパルス振幅

【0006】次に、このフィードスルー電圧のアレイ面 内分布について説明する。

【0007】式(1)は、ゲート信号が理想的なパルス の場合であるが、実際のアクティブマトリクスLCDで は、方形波として入力されたゲート書き込み信号(走査 線選択パルス)は、時定数により入力から距離があると 40 【式2】 ころほど信号波形になまりが生じる。このなまりによ ※

$$V_{F02} = (C_{GS} \cdot \Delta V_G + \int I_{DS} \Delta t) / (C_{LC} + C_{SC} + C_{GS})$$
 (2)

△t:なまりによるゲート遅延時間(TFTカットオフ 電圧までの時間)

I.、:上記遅延時間内で再チャージのために流れるTF Tの平均電流

【0010】Δtは、配線時定数(配線抵抗*配線容 量) に比例するため、ゲートバルス入力側では無視でき るほど小さく、 $I_{os}\Delta t = 0$ となる。したがって、ゲー トパルス入力側と、その反対側とでは、フィードスルー 50 配線時定数に比例するため、LCDが大型になるほど大

*アレイ基板の製造方法に関する。

[0002]

【従来の技術】近年の液晶パネルは、携帯型パソコンや デスクトップバソコンのモニタ または投写型モニター などに幅広く利用されている。特に、表示画素に映像信 号のスイッチとなる薄膜トランジスタ(以下、TFTと いう)を設けたアクティブマトリクス型液晶パネルは、 コントラストや応答速度性等の画質に優れており、用途 が急増している。

成する過程において、薄膜トランジスタのドレイン電極 10 【0003】しかしながら、このTFTを用いた液晶表 示パネルには、そのトランジスタが持つ寄生容量に起因 した「フィードスルー」と呼ばれる表示電位変化の表示 面内での分布により、表示品質が低下するという問題が ある 特に、大型パネルでは、フィードスルーの表示面 内での分布が大きく現れる傾向にあり、近年の画面サイ ズの大型化における大きな問題となっている。

【0004】次に、とのフィードスルー現象について説 明する。一般に薄膜トランジスタを用いたアクティブマ トリクス液晶ディスプレイでは、薄膜トランジスタのゲ 電極とを層間絶縁膜を介してオーバーラップさせてオー 20 ート・ソース間寄生容量効果のためにゲート書き込み信 号の立ち下がり時に、画素容量の電位が変動する。この 変動量をフィードスルー電圧と称している。フィードス ルー電圧VFoは、TFTのゲート・ソース間の容量CGS と液晶容量C、c及びストレージ容量C。c及びゲートバル ス振幅 ΔV 。を使って表現すると、式(1)のように表 わされる。

[0005]

【式1】

30※り、ゲート信号の立ち下がり始めから完全にトランジス タがオフになるまでに時間差が生じ、フィードスルーで 変動しようとする画素容量の電位がある程度回復され る。従って、このゲートバルスのなまりの小さい入力側 と、なまりの大きい非入力側とでフィードスルー電圧に

【0008】このゲートバルスなまりの効果を盛り込む と、フィードスルー電圧Vroは、式(2)のように表わ される。

[0009]

電圧差は、式(2)と式(1)の差として(3)式のよ うに表わされる。

[0011]

【式3】

 $\Delta V_{fp} = (\int I_{ps} \Delta t) / (C_{lc} + C_{sc} + C_{cs})$

【0012】以上示したように、ゲート信号波形のなま りによる表示画面内のフィードスルー電圧差は、ゲート

[0023]

きな問題となってくる。

【0013】との問題に対し、フィードスルー電圧の表 示画面内分布を低減する方法としては、式(3)のうち $(C_{1,c} + C_{3,c} + C_{4,c})$ の値を可及的に大きくする方法が 挙げられるが、これ以外にも、配線遅延の増加、開口率 の低下等の他の要因によっても劣化する。

【0014】上記以外の方法として、表示画面内のトラ ンジスタ素子の補助容量をゲート配線方向で変化させ、 ゲート信号のなまりによるフィードスルー電圧変化を補 償する方法がある。この例を図13により説明する(特 10 開平2-232509号公報参照)。

【0015】図13において、5はゲート信号線、6は 画素電極、8はドレイン信号線、12は層間絶縁層、1 5、16、17はストレージ容量、21はゲート電極、 22はドレイン電極、23はソース電極である。図13 に示す従来例の技術では、式(2)のストレージ容量C scをゲート信号の入力側で大きく設計し、遠くなるに従 い小さくなるよう設計値を変化させる。これにより、入 力側のフィードスルー電圧V_F。* "を小さく、非入力側の V_F,°"¹を大きくすることで△V_F,を0Vになるように 構成している。

[0016]

【発明が解決しようとする課題】しかしながら、図13 に示す従来例の方法は、表示面を1回の露光で行うこと が前提とされており、表示面内を多数回の露光で形成さ れる大型パネルでは、実施が困難であるという課題があ

【0017】とこで、大型の薄膜トランジスタアレイ基 板のパターン形成を行う露光工程の方式について説明す 種類の方式がある。一括露光方式とは、画面サイズと同 等以上の大型のマスクを使用して製品パターンを露光す る方法である。この方式では、露光できる画面サイズが 装置光学系とマスクの大きさによって制約を受けるた め、あまり大型のパネルを露光することは不可能であ

【0018】一方、分割露光方式は、小型のマスクを用 いて全体をいくつかの部分に分けて露光する方法で、特 に同一素子のアレイパターンで形成される表示部では、 同のマスクで繰返し露光を行うことにより、どのような 40 大きな表示部でも形成できる方式である。

【0019】しかし、上述した特開平2-232509 号公報に示される方法を分割露光に適用すると、分割し た各々のデータは別のものとなり、各々別のマスクを使 用して露光しなければならない。その具体例を図14に 示す。

【0020】図14によれば、薄膜トランジスタアレイ 部分のゲート信号線5と画素電極6のオーバーラップ部 7がゲート信号入力側から離れるに従って段階的に小さ くなっている。これを横方向に4分割する分割露光で実 50 (a)は、図1のΦ部の回路図、図4(b)は、図1の

現する場合、 露光エリア (a), (b), (c), (d) はデザインが異なるため、それぞれの箇所に対応

したマスクを用意して使用しなければならない。

【0021】この場合、マスク数の増加による露光時間 の長時間化、マスク間の継ぎ合わせ及びゲート電極等と の重ね合わせ精度管理の複雑化、そして、最悪の場合、 露光装置のマスク交換数の上限を越えて露光が不可能と なる等の生産性を著しく低下させるという欠点があっ

【0022】本発明の目的は、分割露光方式を採用する 大型画面サイズ用薄膜トランジスタアレイ基板におい て、配線材料の変更や配線層膜厚の増加、配線幅の拡大 を図ることなく、表示画面内でのフィードスルー電圧分 布を均一にすることができる薄膜トランジスタアレイ基 板の製造方法を提供することにある。

【課題を解決するための手段】前記目的を達成するた め、本発明に係る薄膜トランジスタアレイ基板の製造方 法は、単一マスクで分割露光を行なうことにより、アレ 20 イバターンで形成される表示部を薄膜トランジスタアレ イ基板に形成する薄膜トランジスタアレイ基板の製造方 法であって、前記表示部は、ゲート信号線とドレイン信 号線との交差位置に薄膜トランジスタと画素電極とを有 するものであり、単一マスクによる露光エリア内に薄膜 トランジスタを形成する過程において、薄膜トランジス タのドレイン電極のバターン露光時に、ゲート電極のバ ターンとソース電極のパターンとのオーバーラップ量が ゲート信号入力部側から離れるに従って大きくなるよう に露光毎にアライメントオフセットを増加する方向にオ る。露光方式には、一括露光方式と分割露光方式との2~30~フセットを行ない、ゲート電極とソース電極との間の寄 生容量を増加させるものである。

> 【0024】また前記画素電極とゲート信号線、もしく は画素電極と独立した電位を与えられるように形成され た電極とを層間絶縁膜を介してオーバーラップさせてオ ーバーラップ部に形成する補助容量の値を、ゲート信号 入力部側から離れるに従って段階的に小さくなるように 単一マスクの露光エリア内で変化させるものである。 [0025]

> 【発明の実施の形態】以下、本発明の実施の形態を図に より説明する。

> 【0026】図1は、本発明の一実施形態に係る液晶パ ネルを示す平面図、図2は、図1の拡大図であって、図 2(a)は、図1に示す単一マスクによる露光エリア左 端中央部①の拡大図、図2(b)は、図1に示す単一マ スクによる露光エリア中央部②の拡大図、図2(c) は、図1に示す単一マスクによる露光エリア中央部3の 拡大図、図3(a)は、図2(a)のA-A¹線断面 図、図3(b)は、図2(b)のB-B'線断面図、図 3 (c)は、図2 (c)のC-C'線断面図、図4

②部の回路図、図4 (c)は、図1の③部の回路図であ

【0027】図1に示す液晶パネル1には、単一のマス クを使用して2行3列の6回分割露光を行うことによ り、表示部3が形成されている。表示部3の直交する2 辺のうち1辺側にはゲートパルス入力部2が形成され、 他の辺側には信号入力部2 a が形成されている。また表 示部3のうち、斜線を付した桁目部分は、単一のマスク による露光エリア4に相当する部分である。

【0028】さらに、図2及び図3において、単一マス 10 クによる一回の露光エリアの単位でガラス基板9上にゲ ート信号線5を所要のバターンに形成し、ゲート信号線 5の一部を図示しないゲート酸化膜で被覆した後、アモ ルファスシリコン等からなるソース・ドレインを形成す ることにより、薄膜トランジスタ(TFT)14をお構 築する。

【0029】そして、TFT14のドレインにドレイン 信号線8を接続し、これらを覆って層間絶縁膜12を積 層し、層間絶縁膜12上に画素電極6を形成し、画素電 極6をTFT14のソースに接続する。画素電極6は、 前段のTFT14及び画素電極に接続される前段のゲー ト信号線5の一部に層間絶縁膜12を介して重なるよう にパターン形成し、保護膜11にて被覆保護している。 【0030】またガラス基板9と対向配置されるガラス 基板9には、対向電極13を形成し、対向電極13と保 護膜11との間の空隙内に液晶10を充填封入する。

【0031】図2及び図3に示す構成により、図1に示 す単一のマスクによる露光エリア4のうち、ゲートバル ス入力部2側の左端部Oでは、図4(a)に示すよう *

$$C_{cs} / (C_{lc} + C_{sc1} + C_{cs}) \cdot \Delta V_c = (C_{cs} \cdot \Delta_c - \int I_{ps} dt) / (C_{lc} + C_{sc1} + C_{cs})$$

$$(4)$$

【0036】次に、図1における単一マスクによる露光 エリア4の継ぎ目部分での露光が行なわれるが、横方法 の継ぎ目部である③、④部もしくは⑤、⑥部に注目する と、図5(a)、(b)に示すように、単一マスクによ る左端部③(叉は⑤) バターンと、右端部④(叉は ⑥) のパターンとが隣り合せに形成される。

【0037】図5(a), (b) に示す素子の等価回路 図を図6に示す。図6は、図5の継ぎ目部3及び40を例 にとって示してある。継ぎ目部③及び④と継ぎ目部⑤及※40 【式5】

*に、TFT14のソースとゲート信号線5との間にスト レージ容量15が寄生し、TFT14のゲート・ソース 間にゲート・ソース容量19が寄生し、対向電極13と TFT14のソースとの間に液晶容量(C₁c)が寄生す

【0032】また図1に示す単一のマスクによる露光エ リア4のうち、中央部②、右端部③にも図(b),

(c) に示すように、ストレージ容量16,17が寄生

【0033】そとで、本発明に係る薄膜トランジスタア レイ基板の製造方法では図2及び図3に示すように、画 素電極6とゲート信号線5、もしくは画素電極6と独立 した電位を与えられるように形成された電極とを層間絶 縁膜12を介してオーバーラップさせてオーバーラップ 部7に形成する補助容量の値を、ゲート信号入力部2側 から離れるに従って段階的に小さくなるように単一マス クの露光エリア4内で変化させることを特徴とするもの である。

【0034】ととで、図1~図4において、単一マスク 20 による露光エリア4のうち、ゲートパルス入力部2側の 左端部Φ側のストレージ容量15をC¸ç₁とし、中央部 ②のストレージ容量16をCsczとし、右端部③側のス トレージ容量17をCscsとし、Cscs〉Cscs〉Cscsと なるように連続的に変化させ、単一マスクを用いた露光 範囲内でのフィードスルーの補償を行うためには、C sc1とCsc1の関係を(4)式が成り立つようにすること が必要である。

【式4】

※び6とに露光条件を同一に設定して露光を行なうと、図 1の①部から図1の②までの各露光エリア4内でのフィ ードスルーは図7に示すように、単一のマスクによる露 光エリア4を単位として階段状に変化することとなる。 【0038】露光エリア継ぎ目部30、

40部のフィードス ルー電圧 Vょっ, Vょっ, を計算する計算式は、式(5). 式(6)で示される。

[0039]

[0035]

 $V_{f03} = (C_{65} \cdot \Delta V_6 + \int I_{05} dt) / (C_{16} + C_{563} + C_{651})$

[0040]

★ ★【式6】 $V_{FD4} = (C_{GS} \cdot \Delta V_{G} + \int I_{DS} dt) / (C_{LC} + C_{SC1} + C_{GS1})$

【0040】表示画面内のフィードスルー電圧を均一化 するためには、1行1列目の単一マスクによる露光エリ ア4の右端部にフィードスルー電圧V よりと1行2列目 の単一マスクによる露光エリア4の左端部のフィードス ルー電圧Vょりょを 致させることが必要である。しか し、液晶容量C_{cc}、ストレージ容量C_{sc1}、C_{sc2}はコン スタントである。

【0041】そこで、本発明に係る薄膜トランジスタア レイ基板の製造方法は、単一マスクで分割露光を行なう ことにより、アレイパターンで形成される表示部4を薄 膜トランジスタアレイ基板に形成する薄膜トランジスタ アレイ基板の製造方法を対象とするものであって、前記 表示部3は、ゲート信号線7とドレイン信号線8との交 50 差位置に薄膜トランジスタ14と画素電極6とを有する

(5)

(6)

ものであり、単一マスクによる露光エリア4内に薄膜ト ランジスタ14を形成する過程において、薄膜トランジ スタ14のドレイン電極22のパターン露光時にゲート 電極21のパターンとソース電極23のパターンとのオ ーバーラップ量がゲート信号入力部2側から離れるに従 って大きくなるように露光毎にアライメントオフセット を増加する方向にオフセットを行ない、ゲート電極21 /ソース電極23間の寄生容量Ccsを増加させることを 特徴とするものである。

イ基板の製造方法の具体例を図8及び9に基づいて説明 する。図8は、本発明に係る薄膜トランジスタアレイ基 板における薄膜トランジスタ14を示す平面図、図9 は、図8のD-D'線断面図である。

【0043】図9に示すように、薄膜トランジスタ(T FT) 14のゲート電極21・ソース電極23間の寄生*

$$V_{FP4} = (C_{GS2} \cdot \Delta V_G + \int I_{DS} dt) / (C_{LC} + C_{SC1} + C_{GS2})$$
 (7)

【0047】式(6)と式(7)の違いはC。sュがC。sュに変更 されているのみである。

【0048】 このように、TFT14のゲート電極21 20 【0049】 とソース電極23との間の容量Cccを変化させることと とにより、図1に示す③部と④部のフィードスルー電圧※

$$(C_{cs} \cdot \Delta V_c - \int I_{os} dt) / (C_{lc} + C_{sc3} + C_{cs1}) = (C_{cs2} \cdot \Delta V_c - \int I_{os} dt) / (C_{lc} + C_{sc3} + C_{cs2})$$
(8)

【0050】ここで、図1に示す3部及び4部のゲート 配線抵抗によるゲートバルスのなまりによるソース電極 からドレイン電極に流れ込む電流値「Iosdtが同一で あると考えられるため、式(8)は、式(9)のように★

$$(C_{65} \cdot \Delta V_{6}) / (C_{16} + C_{563} + C_{651}) = (C_{652} \cdot \Delta V_{6}) / (C_{16} + C_{563})$$

$$(9)$$

ΔVαを省略すると、

 $[0052]C_{cs}/(C_{cc}+C_{scs}+C_{cs})=C_{css}/$ $(C_{Lc}+C_{sc1}+C_{cs2})$

【0054】 この式 (10) を満たすように C。5.2 を調 整することにより、単一露光マスクを用いても、図1に 示す3部及び4部のフィードスルー電圧を同一にすると とができる。

【0055】以上説明は、図1における単一マスクによ いて説明したが、図1に示す5及び6部についても同様 に処理することによって図12に示すように図1の**①**部 から図1の⑦部までの画面内でフィードスルーを均一に する液晶表示パネルを得ることができる。

【0056】また本発明の製造方法は、ストレージ容量 を形成する配線がゲート配線もしくは補助容量配線のい ずれであっても適用することができ、しかもトランジス タの形成方向が縦、横どちらであろうと実現可能であ る。

[0057]

*容量は、TFTチャネル部分のドレイン電極22とソー ス電極23と間の中心からソース電極23側でゲート電 極21上にあるアモルファスシリコン等の層間絶縁膜2 4の面積に比例する。

【0044】そこで、図10に示すように、ドレイン電 極22及びソース電極23の露光時に、ゲート電極21 とソース電極23とのオーバーラップ24aが増加する ように、図9の状態よりマイナスX方向に△xのオッフ セットを行なってパターンを形成することにより、TF 【0042】以下、本発明に係る薄膜トランジスタアレ 10 Tl4のゲート電極21とソース電極23との間の容量 をC。、、からC。、、に増加させる方向で変更させる。

> 【0045】図10の状態の等価回路を図11に示す。 との場合、図1に示す②部のフィードスルー電圧V_{FD}・ は、式(7)であらわされる。

[0046]

【式7】

★近似できる。

[0051] 【式9】

※ Vӻ₀₃とVӻ₀₁とは同一となるため、式(8)が成立す

【式8】

☆よって、C₆₅₂は式(10)で表される。 [0053]

(10)

【発明の効果】以上説明したように本発明によれば、単 一マスクによる露光エリアにおいてストレージ容量によ りエリア内左端、右端のフィードスルー電圧の補償をさ れたマスクを使用し、露光パターン毎に薄膜トランジス タ部分での寄生容量Ccsを増加させるように露光オッフ る露光エリア4の横方法の継ぎ目部である③、④部につ 40 セットを行なうことにより、単一の露光用マスクを使用 し多数回分割露光する場合においても、薄膜トランジス タアレイ基板でのフィードスルー電圧の左右の差が少な い特性、信頼性共に優れた薄膜トランジスタアレイ基板 を得ることができる。

【図面の簡単な説明】

【図1】本発明に係る薄膜トランジスタアレイ基板を示 す平面図である。

【図2】図1の主要部を拡大した拡大図である。

【図3】図2のA-A', B-B', C-C'線に沿う

50 断面図である。

10

【図4】図1の主要部の等価回路図である。

【図5】図1の露光継ぎ目部を拡大した拡大図である。

【図6】図1の露光継ぎ目部の等価回路図である。

【図7】図1の**①**~**②**部でのフィードスルー電圧測定値 を示す図である。

【図8】図1の露光継ぎ目部③④における薄膜トランジ スタを拡大した拡大図である。

【図9】図1の露光継ぎ目部③における薄膜トランジス タを断面した断面図である。

【図10】図1の露光継ぎ目部Φにおける薄膜トランジ 10 11 保護膜 スタを断面した断面図である。

【図11】本発明による露光方式を採用した場合の図1 に示す3及び4部の等価回路図である。

【図12】本発明による露光方式を採用した場合の図1 に示す ①~ ② 部でのフィードスルー電圧測定値を示す図 である。

【図13】特開平5-232509号に開示された技術 を示す平面図である。

【図14】特開平5-232509号に開示された技術 を示す図である。

【符号の説明】

1 液晶パネル

*2 ゲートパルス入力部

3 表示部

4 単一マスクによる露光エリア

5 ゲート信号線

6 画素電極

7 ゲート信号線と画素電極とのオーバーラップ部

8 ドレイン信号線

9 ガラス基板

10 液晶

12 層間絶縁膜

13 対向電極

14 薄膜トランジスタ

15 ストレージ容量

16 ストレージ容量

17 ストレージ容量

18 液晶容量

19 ゲートソース容量

20 ゲートソース容量

20 21 ゲート電極

22 ドレイン電極

23 ソース電極

【図1】

【図2】

